本文重点讨论第一种资源,即DSP乘法模块。通过减少和优化DSP乘法模块在FFT和FIR中的实现,设计师可以在尽量减少资源使用的条件下满足吞吐量要求,从而允许用户使用最具性价比的现成FPGA器件。
举报文档0
已有0人评价
浏览:164次 下载:17次
贡献者: liuchunhua
标签:高效FPGA
分类:
电子工程
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值