本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data Recovery,时钟数据恢复),完成100~200Mhz的板间SERDES单通道通信。
您还没有安装flash播放器,请点击这里安装
0
已有0人评价 浏览:159次 下载:12次 贡献者: innovation 标签:低功耗FPGA 京微雅格 HR03 SERDES CDR 分类: 电子工程
0页 0财富值