本文根据2.5Gbps高速串行收发器的工作实际,为降低后续电路设计难度,采用工作速率较高的电流模式逻辑设计了双环时钟数据恢复电路中的前端1:2解复用电路,采用SMIC0.18um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真,结果显示电路可以正常工作,符合预期要求。
举报文档0
已有0人评价
浏览:113次 下载:11次
贡献者: huangyan94
标签:收发器 电路设计
分类:
电子工程
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值
0页 0财富值